| |
【系统简介】 |
|
基于FPGA的可编程单芯片系统（SOPC）设计技术是当前电子系统设计领域最前沿的技术之一，LJ-FN300 FPGA/NIOS开发实验平台采用 Altera 公司的 Cyclone(TM) 系列FPGA为核心的EDA实验平台，支持NIOS(R) II，提供了SOPC解决方案。
适合中、高端逻辑器件开发和IP Core的设计验证，电子、计算机、通信、控制等相关专业本科或研究生，相关专业的技术工程师，对FPGA/NIOS系统设计及嵌入式系统开发有兴趣的研发人员。 |
| |
| 【参考照片】 |
| 
|
| |
| 【主要特点】 |
- 系统功能强大：采用 Altera 公司的 Cyclone(TM) 系列主流 FPGA，支持 NIOS II 软核嵌入式处理器
- 存储器件丰富：配有高速 SDRAM、FLASH 以及 FPGA配置存储器
- 多种外围接口：标准RS-232、字符型LCD等接口
- I/O扩展能力强：所有I/O接口全部引出，方便用户测试和扩展应用
- 配套资料齐全：提供完整、详细开发文档及实例程序
|
| 【系统配置】
|
- FPGA芯片：Altera公司Cyclone系列EP1C6T144，144引脚TQFP封装，5980个逻辑单元，92160位RAM，92个用户I/O
- 配置存储器EPCS1（1Mbit）
- JTAG、AS模式接口各一个，支持EPCS1在线烧录
- 16Mbit（2M x 8-Bit / 1M x 16-Bit）FLASH
- 16Mbit（2 Banks x 512K x 16-Bit）高速SDRAM
- 4个独立按键，1个复位按键
- 200ms带手动专用复位电路
- 4个独立LED及电源指示LED
- RS-232标准接口，实现计算机与开发板之间通讯，可以方便调试
- 50MHz有源晶振，为系统提供时钟
- 16 x 2行字符型液晶模块
|
| 【配套软件】 |
- Altera Quartus II 5.0
- Altera Nios II 集成开发环境
- 相关调试及工具软件
|
| 【演示程序】 |
- Nios II 软核处理器入门（实践篇）
- 开发板与 PC 机串口通迅例程
- 结合串口进行 SDRAM 读写例程
- 结合串口进行 FLASH Memory 读写例程
- 字符型 LCD 模块显示例程
|
| 【设计文档】 |
- 开发板用户手册
- 开发板原理图( pdf格式 )
- 开发板所用全部 IC 资料
- 开发板演示实验例程说明
- Quartus II 使用指南
|
| 【产品清单】 |
LJ-FN300 FPGA/NIOS CYCLONE 开发实验套件
序号 |
名称 |
单位 |
数量 |
备注 |
1 |
LJ-FN300 FPGA/NIOS开发实验板 |
块 |
1 |
- |
2 |
ByteBlasterII下载线 |
条 |
1 |
- |
3 |
串口延长线 |
条 |
1 |
- |
4 |
USB连接线 |
条 |
1 |
- |
5 |
光盘（软件、文档及实例程序） |
片 |
2 |
- |
6 |
16 x 2行字符型液晶模块 |
块 |
1 |
- |
|
| 【资料下载】 |
|
| |
